正在学习verilog，正好用到，感谢分享