复旦微凭啥筛掉我？我也很会画逻辑电路，写简单的verilog，状态机也不在话下。逻辑电路设计时序，电路设计都可以。😒